

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 61-120906  
(43)Date of publication of application : 09.06.1986

(51)Int.Cl. G01B 11/00  
G01J 1/02  
H01L 31/16

(21)Application number : 59-243901  
(22)Date of filing : 19.11.1984


(71)Applicant : CANON INC  
(72)Inventor : TSUNEKAWA TOKUICHI  
OMURA HIROSHI

## (54) POSITION DETECTING ELEMENT

### (57)Abstract:

**PURPOSE:** To construct a detecting element of complicated pattern, by installing transparent dielectric electrode on a light-receiving side and dielectric electrode on a non-light-receiving side on both surfaces of a PIN structured photo-diode and electrodes on both ends of the transparent dielectric electrode.

**CONSTITUTION:** A transparent dielectric electrode IP equipped with a resistance, valve on a light-receiving side and a dielectric electrode E3 on the non-light-receiving end are arranged on both surfaces of a photo-diode of the PIN construction. The PIN constructed photo-diode, due to its characteristic, operates as an effective light-receiving member on its portion inserted between the transparent electrode IP of the light-receiving member and an oppositely oriented non-light-receiving member side electrode E3 and consequently, by patterning only one of the electrodes located on the light-receiving or non-light-receiving side, a detecting element of any desired pattern can be constructed. Further, position detection patterning is conducted by installing on both ends of the transparent dielectric electrode IP signal fetching electrodes E1, E2 and any pattern detecting element is constructed according to this patterning. This extremely effective result can be achieved for constructing a light-detecting device of a complicated shape.



## LEGAL STATUS

[Date of request for examination]  
[Date of sending the examiner's decision of rejection]  
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]  
[Date of final disposal for application]  
[Patent number]  
[Date of registration]  
[Number of appeal against examiner's decision of rejection]  
[Date of requesting appeal against examiner's decision of rejection]  
[Date of extinction of right]

⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑪ 公開特許公報(A)

昭61-120906

⑫ Int. Cl.<sup>4</sup>

識別記号

庁内整理番号

⑬ 公開 昭和61年(1986)6月9日

G 01 B 11/00

7625-2F

G 01 J 1/02

B-7145-2G

H 01 L 31/16

6819-5F

審査請求 未請求 発明の数 1 (全5頁)

⑭ 発明の名称 位置検出素子

⑮ 特 願 昭59-243901

⑯ 出 願 昭59(1984)11月19日

⑰ 発 明 者 恒 川 十 九 一 川崎市高津区下野毛770番地 キャノン株式会社玉川事業  
所内

⑱ 発 明 者 大 村 宏 志 川崎市高津区下野毛770番地 キャノン株式会社玉川事業  
所内

⑲ 出 願 人 キャノン株式会社 東京都大田区下丸子3丁目30番2号

⑳ 代 理 人 弁理士 丸 島 儀 一

明 細 書

1 発明の名称

位置検出素子

2 特許請求の範囲

受光部側の抵抗値を有する透明導電電極と非  
受光部側の導体電極とを PIN 構造のフォトダイ  
オードの両面に配設すると共に上記透明導電電  
極の両端に信号取り出し用電極を設けたことを  
特徴とする位置検出素子。

3 発明の詳細な説明

<産業上の利用分野>

本発明は、アモルファスシリコン等の薄膜光  
検出デバイスを用いた薄膜位置検出素子に関す  
るものである。

<従来技術>

従来、シリコン・フォトダイオードを応用し  
た光スポットの位置検出用センサとして、バル  
クの半導体位置検出素子が提案され、カメラの  
自動焦点検出等に使われている。

この種のバルクの半導体位置検出素子は、ジ

リコン基板に PIN フォトダイオードを形成し、  
P 層を抵抗層として、光スポットにより生ずる  
光電流を電極までの距離に逆比例して取り出す  
ように構成している。

即ち、従来のバルクの半導体位置検出素子は  
第1図の如く構成され N 層  $N_1$ 、I 層  $I_1$ 、P 層  $P_1$   
の PIN 構造のシリコンフォトダイオードを構成  
している。

ここで P 層  $P_1$  は抵抗層として機能し、矢印の  
如き光スポットが照射されると光電流  $I_s$  が端子  
 $T_2$  を介して供給され、スポットの位置と電極  $R_1$ 、  
 $R_2$  までの抵抗  $RA$ 、 $RB$  の比に逆比例した光電流  
 $I_1$ 、 $I_2$  が端子  $T_1$ 、 $T_2$  から取り出される。

即ち

$$I_1 = \frac{RB}{RA + RB} I_s$$

$$I_2 = \frac{RA}{RA + RB} I_s$$

$$\therefore \frac{I_1}{I_2} = \frac{RB}{RA}$$

となる光電流  $I_1, I_2$  が電極  $E_1, E_2$  から取り出される。この様に光電流比が抵抗比、即ち光スポットの位置に対応するので、このデバイスは赤外光を被写体に投射し被写体からの反射光に基づいて距離検出を行なういわゆるアクティブの三角測量方式の自動焦点検出装置に使用されている。

しかしながら、一方、バルクの半導体検出素子はシリコン基板の特性上、素子の分離が複雑であり、複雑なパターンを検出素子を構成する事は極めて困難であつた。

#### <発明の概略>

本発明は上述の事項に鑑みなされたもので、受光部側の抵抗値を有する透明導電電極（実施例の  $IP$  に相当する。）と非受光部側の導電電極（実施例の  $E_3$  に相当する。）とを  $PIN$  構造のフォトダイオードの両面に配設すると共に上記透明導電電極の両端に信号取り出し用電極（実施例の  $E_1, E_2$  に相当する。）を設けて位置検出素子を構成し上記電極をパターンニングすること

のみをパターンニングすれば任意のパターンの検出素子を構成することが出来、複雑な形状の光検出デバイスを構成する事が出来る。また、受光部側電極  $IP$  としては前記した様に  $ITO, SnO_2$  の透明導電膜が使用されるが、これらの透明薄膜は、数十  $\Omega/\square$  ～ 数百  $\Omega/\square$  の抵抗値を有しており、この透明薄膜を抵抗層として使用し、両端に信号取り出し用電極を設けることにて上記の従来装置の如く光電流比により光スポット位置を求める位置検出素子として使用することが出来る。

即ち、第2図示の如く光スポットがガラス基板  $Q$  及び透明電極  $IP$  を介して受光面に投射されると、光スポットが投射されたフォトダイオード部  $BP_2$  部が第3図の如く光電流  $I_s$  を発生し光スポットが入射した位置から  $E_1, E_2$  までの透明電極における抵抗  $RA', RB'$  の比に逆比例した光電流  $I_1, I_2$  が発生する。

ここで

$$I_1' = \frac{RB'}{RA' + RB'} I_s' \quad (5)$$

とにてパターンニングに応じて任意のパターンの検出素子を構成し得る様なしたものである。

#### <実施例>

以下、本発明に係る位置検出素子の実施例について説明する。

第2図は、本発明の薄膜位置検出素子の一実施例を示す構成図であり、第3図は第2図の等価回路図である。

図において、 $P2, I2, E2$  は、アモルファスシリコン等から成る薄膜の  $P, I, N$  層であり薄膜  $PIN$  フォトダイオードを構成する。 $IP$  は、受光部側の  $ITO, SnO_2$  等の透明電極であり数十～数百  $\Omega/\square$  の抵抗体を有し、 $E1, E2$  は端子  $T1, T2$  を有する信号取り出し用電極である。 $E3$  は非受光部の電極であり通常  $Al$  等の導体で形成される。 $PIN$  構造のアモルファスシリコンフォトダイオードは、その特性上、受光部の透明電極  $IP$  と対向する非受光部側電極  $E3$  で挟ばれている部分のみが有効受光部として実際に作動するので受光部側あるいは、非受光部側の一方の電極

$$I_2' = \frac{RA'}{RA' + RB'} I_s'$$

$$\therefore \frac{I_1'}{I_2'} = \frac{RB'}{RA'}$$

なる関係があり光スポットが照射された位置に対応する抵抗値、即ち光スポット照射位置に対応する出力信号を得る事が出来る。

第4図は、本発明の薄膜位置検出素子を用いて、光スポットの位置を検出する具体的電気回路の一例を示す回路である。

図において  $PD$  は、第2、3図示の薄膜位置検出素子であり、光スポットが例えばフォトダイオード  $BP_3$  部に投射されたとすると、電極  $E1, E2$  までの抵抗  $RA', RB'$  に逆比例した光電流  $I_1', I_2'$  が生じる。尚  $I_1'$  と  $RA'$  または  $I_2'$  と  $RB'$  により生ずる電圧降下  $I_1' RA' (I_2' RB')$  により薄膜位置検出素子のフォトダイオード部が順方向バイアスされるので、このバイアスによる素子の劣化が無視出来る範囲内で透明電極の面抵抗が決められている。

OP<sub>1</sub>はその 遷路に対数圧縮素子としてのダイオードが接続される演算増巾器で、該増巾器の反転入力端は前記端子電極E<sub>1</sub>に接続されている。OP<sub>2</sub>は上記増巾器と同様な構成の演算増巾器で、その反転入力端は上記端子電極E<sub>2</sub>に接続されている。OP<sub>3</sub>は帰還路に抵抗R<sub>2</sub>が接続され、その反転入力端を上記増巾器OP<sub>1</sub>の出力端と接続し、非反転入力端を上記増巾器OP<sub>2</sub>の出力端と接続する演算増巾器で、該増巾器OP<sub>3</sub>は差動増巾回路として作用する。

R<sub>T</sub>はその抵抗値R<sub>T'</sub>を

$$R_0 \frac{T}{T_0} \quad \left( \begin{array}{l} T_0 : \text{基準温度} \\ R_0 : \text{温度 } T_0 \text{ 時の抵抗値} \end{array} \right)$$

で変化させる温度補償用抵抗であり、OP<sub>4</sub>はその帰還路中に抵抗R<sub>0</sub>が接続される演算増巾器である。これらの抵抗R<sub>T</sub>,R<sub>5</sub>、増巾器OP<sub>4</sub>にて温度補償回路が構成される。

以上の如く構成されているため、光スポットが上記の如く検出素子PDに入射し電極E<sub>1</sub>,E<sub>2</sub>からそれぞれ光スポット入射位置から電極E<sub>1</sub>,

路出力が入力されると、該回路の出力は

$$V_{op4} = \frac{kT}{q} \frac{R_5}{R_T'} \ln \left( \frac{I_1'}{I_2'} \right)$$

となる。

ここで、上記の如く抵抗体R<sub>T</sub>の抵抗値R<sub>T'</sub>は $R_T' = R_0 \frac{T}{T_0}$ で表わされるので、上記出力V<sub>op4</sub>は

$$V_{op4} = \frac{kT_0}{q} \frac{R_5}{R_0} \ln \left( \frac{I_1'}{I_2'} \right)$$

となり温度変動のない $\left( \frac{I_1'}{I_2'} \right)$ の比信号を得る事が出来、光スポットの照射位置の検知が正確に実行される。

第5図は、本発明の薄膜位置検出素子をカメラの自動焦点検出装置に使用した場合の一例を示す配置図である。

図に於いて、LEは、発光ダイオード等の投光素子、PLは投光レンズ、OB<sub>1</sub>,OB<sub>2</sub>は被写体であり、被写体からの反射光が受光レンズPLを介して、本位置検出素子PD上に結像され被写体の距離に応じて、反射光スポットが左右に移動するよ

E<sub>2</sub>までの抵抗RA',RB'に逆比例した光電流I<sub>1</sub>',I<sub>2</sub>'が送出されると、この逆比分割された光電流I<sub>1</sub>'とI<sub>2</sub>'は、演算増巾器OP<sub>1</sub>,OP<sub>2</sub>対数圧縮素子LD<sub>1</sub>,LD<sub>2</sub>で対数圧縮されOP<sub>1</sub>,OP<sub>2</sub>の出力に

$$V_{op1} = - \frac{kT}{q} \ln \left( \frac{I_1'}{I_0} + 1 \right)$$

$$V_{op2} = - \frac{kT}{q} \ln \left( \frac{I_2'}{I_0} + 1 \right)$$

$$\left( \begin{array}{l} I_0 = \text{対数圧縮素子の逆方向飽和電流} \\ k = \text{ボルツマン定数} \\ T = \text{絶対温度} \end{array} \right)$$

なる出力が生ずる。これらの出力は、抵抗R<sub>2</sub>、演算増巾器OP<sub>3</sub>から成る差動増巾回路に入力し、この回路にて差がとられOP<sub>3</sub>の出力に

$$V_{op3} = V_{op2} - V_{op1}$$

$$\Rightarrow \frac{kT}{q} \ln \left( \frac{I_1'}{I_2'} \right)$$

なる出力が生ずる。抵抗値が絶対温度に比例する温度補償用抵抗体R<sub>T</sub>抵抗R<sub>5</sub>、演算増巾器OP<sub>4</sub>より成る温度補償回路に、この差動増巾回

路に構成される。この様に構成することにて、検出素子PD上の光スポット入射位置が被写体距離に応じたものとなり、第4図示の回路にてこの入射位置が検知され被写体距離が検出されることとなる。

第6図は、本発明の薄膜位置検出素子を画面に対して複数個例えばPD<sub>1</sub>～PD<sub>5</sub>配設して画面の各部分の距離検出を行う場合の例を示す配置図であり、この様にすることにて画面における各部の被写体距離を細分化に検知することが可能となる。

#### <効果>

以上の如く、本発明によれば極めて簡単な構成にて従来のバルクの半導体位置検出素子と同様にして光スポット入射位置の検知が出来ると共に電極のパターンニングにより任意のパターンの検出素子を構成することが出来るので、複雑な形状の光検出デバイスを構成する際に多大な効果を奏するものである。

#### 4. 図面の簡単な説明

第1図は従来の半導体位置検出素子の構成を示す構成図、第2図は本発明に係る位置検出素子の構成を示す構成図、第3図は第2図示の検出素子の等価回路図、第4図は第2図の検出素子を適用した位置検知処理回路の一実施例を示す回路図、第5図は本発明の位置検出素子をオートフォーカスの光学系に配置した場合の一実施例を示す構成図、第6図は本発明の位置検出素子を用いて撮影画面の各部にかける被写体距離を検知する場合の配置関係を示す構成図である。


P2 ... P層  
 N2 ... N層  
 I2 ... I層  
 IP ... 透明電極  
 E<sub>1</sub>, E<sub>2</sub> ... 端子電極

特許出願人 キヤノン株式会社


代理人 丸 島 健 一




第1図




第2図




第3図



第 4 図



第 5 図



第 6 図

